半導体 — 電気が計算になるまでの180年

三極真空管 — 増幅とスイッチが同時にできる最初の素子

リー・ド・フォレストは、真空管のなかに網目状の電極をもう一枚足しました。この電極にかける小さな電圧で、管を流れる大きな電流を制御できます。つまり信号を大きくする増幅器にも、電流を通す/止めるスイッチにも使えます。のちの計算機はこの素子で組まれますが、真空管は熱く、切れやすく、電球ほどの大きさがありました。

関係者・機関: Lee de Forest / John Ambrose Fleming

注記特許 US879532「Space Telegraphy」は1907年出願・1908年2月18日成立。素子としてのオーディオンの発表は1906年です。

• US Patent 879,532: Space Telegraphy (granted 18 February 1908) — United States Patent Office / Google Patents

回路が「いまどちらの状態か」を覚えられるようになる

エクルズとジョーダンは、2本の真空管を互いの出力でもう一方を押さえこむようにつないだ回路を作りました。この回路は電源が入っているかぎり、2つの状態のどちらかに留まり続けます。外から合図を送ると、もう一方へ反転します。計算には、途中経過を覚えておく場所が要ります。フリップフロップと呼ばれるこの回路が、その最小単位になりました。

• 記憶できる情報量 1ビット

関係者・機関: William Eccles / Frank Wilfred Jordan

注記発表年は資料により1918年(The Electrician 誌)と1919年(The Radio Review 誌 1, 143–146)で揺れます。ここでは回路の考案年として1918年を採っています。

• Re-creating the First Flip-Flop — IEEE Spectrum (June 2018)

ENIAC — 真空管でやれることの上限が見えた

ペンシルベニア大学で公開されたENIACは、約17,468本の真空管で組まれ、重さは約27トン、部屋ひとつを占めました。手計算なら何時間もかかる弾道計算を数十秒で終えます。同時に限界もはっきりしました。真空管は熱を出し、しばしば切れます。本数を増やせば計算は速くなりますが、故障の頻度も比例して上がる。もっと小さく、壊れにくいスイッチが要る、という要求がここで具体的になりました。

• 真空管の本数 約17,468本
• 重量 約27トン

関係者・機関: John Mauchly / J. Presper Eckert

• Milestones: Electronic Numerical Integrator and Computer, 1946 — IEEE / Engineering and Technology History Wiki

点接触トランジスタ — 真空管と同じことを、固体でやる

ベル研究所のジョン・バーディーンとウォルター・ブラッテンは、ゲルマニウムの表面に2本の金の細片を極めて近づけて当て、片方に流す小さな電流でもう片方の大きな電流を制御できることを示しました。真空も、熱するフィラメントも要りません。ただし点接触型は再現性が悪く、量産には向きませんでした。この方式が製品の主役になることはなく、次の発想がすぐに必要になります。

関係者・機関: John Bardeen / Walter Brattain / William Shockley

注記動作実証は1947年12月16日、上司への実演は12月23日。論文は Phys. Rev. 74, 230 (1948年7月15日号)です。

• The Transistor, A Semi-Conductor Triode — Phys. Rev. 74(2), 230–231 (1948)
• 1947: Invention of the Point-Contact Transistor — Computer History Museum, The Silicon Engine

不純物を「しみこませる」 — 層の厚さを制御できるようになる

ベル研究所は、高温の炉のなかで気体状の不純物をシリコンの表面からしみこませる方法を確立しました。拡散と呼ばれます。それまでは結晶を育てる途中で成分を切り替えるしかなく、層の厚さは運任せでした。拡散なら、温度と時間で厚さを決められます。トランジスタの性能は真ん中の層の薄さで決まるので、これは性能を設計できるようになったということです。

関係者・機関: Calvin Fuller / Bell Telephone Laboratories

• 1954: Diffusion Process Developed for Transistors — Computer History Museum, The Silicon Engine

酸化膜でふたをする — 「作りたい場所にだけ作る」技術

シリコンを熱すると表面に二酸化ケイ素の膜ができます。ベル研究所は、この膜が不純物を通さないこと、そして膜に穴を開ければその穴の下だけに不純物が入ることを見つけました。つまり、どこに何を作るかを絵柄で指定できます。写真の現像と同じ要領で微細な絵柄を焼き付ける技術と組み合わさって、以後70年の半導体製造はすべてこの延長線上にあります。

関係者・機関: Carl Frosch / Lincoln Derick / Bell Telephone Laboratories

• 1955: Development of Oxide Masking — Computer History Museum, The Silicon Engine

部品も配線も、同じ一枚の上に置く

ジャック・キルビーは、トランジスタも抵抗もコンデンサも、同じ半導体の小片の上に作ってしまえばよいと考え、動くものを作りました。部品を1個ずつ作って線でつなぐと、部品が増えるほどつなぎ目の数が増え、そこから壊れます。同じ板の上なら、つなぎ目そのものが減ります。ただしキルビーの試作品は金の細線を手で渡しており、量産できる形ではありませんでした。

• この試作品の部品数 数個

関係者・機関: Jack Kilby / Texas Instruments

注記動作実証は1958年9月12日。特許 US3138743 は1959年2月出願・1964年6月23日成立です。

• US Patent 3,138,743: Miniaturized Electronic Circuits — United States Patent Office / Google Patents
• 1958: All Semiconductor "Solid Circuit" is Demonstrated — Computer History Museum, The Silicon Engine

プレーナ工程 — 表面を平らなまま保つ

ジャン・ホーニは、接合部を削り出して露出させるのではなく、酸化膜でふたをしたまま平らな表面の下に作り込む方法を確立しました。接合部が外気に触れないので特性が安定します。そして表面が平らだということは、その上に金属を蒸着して配線を「印刷」できるということです。手で線を渡す必要がなくなりました。次の項目はこの直接の帰結です。

関係者・機関: Jean Hoerni / Fairchild Semiconductor

注記特許 US3025589 は1959年5月出願・1962年3月20日成立。

• US Patent 3,025,589: Method of Manufacturing Semiconductor Devices — United States Patent Office / Google Patents
• 1960: First Planar Integrated Circuit is Fabricated — Computer History Museum, The Silicon Engine

量産できる集積回路のかたちが決まる

ロバート・ノイスは、ホーニの平らな表面の上にアルミの配線を蒸着し、素子どうしを酸化膜で絶縁して結線する構成を特許にしました。手作業がどこにもない、写真の焼き付けと蒸着だけで作れる集積回路です。ここで「回路図を絵柄に変換して焼き付ける」という現在まで続く作り方が固まりました。キルビーの構想を、工場で作れる形にしたのがこの特許です。

関係者・機関: Robert Noyce / Fairchild Semiconductor

注記特許 US2981877 は1959年7月30日出願・1961年4月25日成立。

• US Patent 2,981,877: Semiconductor Device-and-Lead Structure — United States Patent Office / Google Patents
• 1959: Practical Monolithic Integrated Circuit Concept Patented — Computer History Museum, The Silicon Engine

MOSトランジスタ — 電圧をかけるだけで通り道を開く

カーンとアタラは、シリコンの表面に酸化膜をはさんで金属の電極を置き、そこにかける電圧だけで下の通り道を開閉する素子を作りました。1926年のリリエンフェルトの特許が34年越しに実物になったことになります。電流ではなく電圧で制御するので、待機中はほとんど電力を食いません。構造も単純で小型化に向き、今日のチップの中身はほぼこれ一色です。

• リリエンフェルトの特許から 34年

関係者・機関: Dawon Kahng / Mohamed Atalla / Bell Telephone Laboratories

注記特許 US3102230 は1960年5月出願・1963年8月27日成立。リリエンフェルトの1926年の特許から34年後の実現です。

• US Patent 3,102,230: Electric Field Controlled Semiconductor Device — United States Patent Office / Google Patents
• 1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated — Computer History Museum, The Silicon Engine

CMOS — 切り替わる瞬間にしか電気を食わない回路

フランク・ワンラスとサー・チーターンは、性質の逆な2種類のMOSトランジスタを対にして組む方式を示しました。どちらの状態でも必ず片方が閉じているので、電源から接地へ電流が流れ続けません。電気を食うのは切り替わる一瞬だけです。素子を何十億個も並べられるのは、1個あたりの待機電力がほぼゼロだからで、この方式なしに現在のチップは成り立ちません。

• 待機時の消費電力 ナノワット級

関係者・機関: Frank Wanlass / Chih-Tang Sah / Fairchild Semiconductor

注記発表は1963年のISSCC。特許 US3356858 は1963年6月出願・1967年12月5日成立です。

• US Patent 3,356,858: Low Stand-By Power Complementary Field Effect Circuitry — United States Patent Office / Google Patents
• 1963: Complementary MOS Circuit Configuration is Invented — Computer History Museum, The Silicon Engine

1ビットを、部品2個で覚える

ロバート・デナードは、コンデンサに電荷をためて1ビットを表し、トランジスタ1個でその出し入れをする記憶素子を考えました。電荷は放っておくと漏れるので、定期的に読み直して書き戻す必要があります(だから「動的」記憶と呼ばれます)。当時の記憶装置は1ビットにトランジスタ6個を使っていたので、部品数が3分の1になりました。記憶の値段が一気に下がります。

• 1ビットあたりの部品数 トランジスタ1個+コンデンサ1個

関係者・機関: Robert Dennard / IBM

注記着想は1966年、特許 US3387286 は1967年7月出願・1968年6月4日成立。

• US Patent 3,387,286: Field-Effect Transistor Memory — United States Patent Office (patent document, PDF)

配線を銅に替える — 素子ではなく、つなぎ目が遅さの原因になっていた

素子を小さくすると配線も細くなり、細い線は電気を通しにくくなります。1990年代には、チップの速度を決めているのはトランジスタではなく配線の抵抗になっていました。IBMは、アルミより電気を通しやすい銅を使う製法を確立します。銅はシリコンを汚染するため長く避けられてきましたが、薄い遮断層で囲むことで解決しました。以後の高速チップはすべて銅配線です。

• 配線の電気抵抗(アルミ比) 約4割減

関係者・機関: Daniel Edelstein / IBM

• Full Copper Wiring in a Sub-0.25 µm CMOS ULSI Technology — IEEE International Electron Devices Meeting (IEDM) 1997, 773–776

シリコンを引き伸ばす — 寸法を変えずに速くする最初の手

インテルは90ナノメートル世代で、シリコンの結晶をわずかに引き伸ばしたり押し縮めたりして使いはじめました。原子の間隔がずれると電子が動きやすくなり、同じ寸法のまま電流が増えます。ここが転換点です。それまでは「小さくすれば速くなる」だけでよかったのが、寸法以外の工夫を足さないと速くならなくなりました。以後、世代ごとに新しい細工が必要になります。

• ゲート長 45ナノメートル(90nm世代)

関係者・機関: Tahir Ghani / Intel

• A 90nm High Volume Manufacturing Logic Technology Featuring Novel 45nm Gate Length Strained Silicon CMOS Transistors — IEEE International Electron Devices Meeting (IEDM) 2003, 978–980

50年使った酸化膜をやめる

MOSトランジスタの要は、電極と通り道のあいだの薄い絶縁膜です。微細化でこの膜は原子数個分まで薄くなり、電子がすり抜けて漏れるようになりました。インテルは45ナノメートル世代で、二酸化ケイ素をハフニウム系の材料に替えます。誘電率が高いので、厚くしても同じ効き目が得られ、漏れが減ります。1950年代から使われてきた材料を、ここで初めて捨てました。

• ゲート絶縁膜からの漏れ電流 10分の1以下

関係者・機関: Kaizad Mistry / Intel

• A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging — IEEE International Electron Devices Meeting (IEDM) 2007, 247–250

トランジスタが立体になる

通り道が薄い板のままだと、小さくするほど電極の効きが弱くなり、閉じきれなくなります。インテルは通り道をヒレのように立ち上げ、三方から電極で囲む構造を22ナノメートル世代で量産に入れました。囲む面が増えれば、それだけ確実に閉じられます。半導体は50年間、平らな面の上に作られてきましたが、ここで初めて上に伸びました。

• 通り道を囲む面 1面 → 3面

関係者・機関: Chris Auth / Intel / Digh Hisamoto (久本大)

注記発表は2011年5月、量産は22ナノメートル世代で2012年から。立体構造そのものは日立の久本大らが1989年のIEDMで発表したDELTA構造が先行しています。

• A 22nm High Performance and Low-Power CMOS Technology Featuring Fully-Depleted Tri-Gate Transistors, Self-Aligned Contacts and High Density MIM Capacitors — Symp. VLSI Technology 2012, 131–132